

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Podsumowanie i wnioski

1.1 Ocena zaprojektowanego układu

Zaprojektowany układ sumy liczby dwubitowej z trójbitową spełnia wszystkie stawiane przed nim wymagania funkcjonalne. Zastosowanie podejścia strukturalnego opartego na bramkach NOR okazało się wysoce efektywne. Układ działa w sposób deterministyczny i bezbłędnie wyznacza wynik sumy wraz z przeniesieniem najstarszego bitu, co potwierdziły tablica prawdy obejmująca wszystkie 32 kombinacje wejściowe (punkt 4.2) oraz symulacja (punkt 5.5).

W trakcie realizacji projektu wykonano:

- analizę teoretyczną sumatora liczby 2-bitowej z 3-bitową,
- specyfikację pięciu wejść i czterech wyjść,
- analizę logiczną funkcji wyjściowych wraz z tablicą prawdy,
- minimalizację funkcji z wykorzystaniem siatek Karnaugh'a,
- realizację układu wyłącznie na bramkach NOR,
- opracowanie schematów logicznych, tabelarycznych i wykresowych,
- weryfikację działania za pomocą symulacji.

1.2 Korzyści wynikające z minimalizacji bramek NOR

Minimalizacja funkcji logicznej przyniosła wymierne korzyści:

- redukcja zasobów sprzętowych: liczba potrzebnych bramek spadła z około 80 (realizacja kanoniczna SOP dla czterech funkcji) do 27 bramek NOR,
- ujednolicenie technologii: wszystkie funkcje realizują jednakowe bramki NOR, co pozwala zastosować pojedynczy typ układu scalonego 74HC02 (poczwórny NOR 2-wejściowy) – siedem takich układów pokrywa całą sieć,
- ograniczenie poboru prądu: mniejsza liczba przełączających się elementów wewnątrz struktur logicznych bezpośrednio przekłada się na mniejsze straty mocy,
- zwiększenie szybkości: skrócenie ścieżki krytycznej sygnału zminimalizowało opóźnienie propagacyjne, co pozwala na pracę układu przy wyższych częstotliwościach.

Realizacja wyłącznie na bramkach NOR pozwoliła na ujednolicenie struktury układu i uproszczenie jego interpretacji. W praktyce oznacza to mniejsze zapotrzebowanie na różne typy bramek logicznych oraz łatwiejszą realizację w strukturach cyfrowych.

1.3 Ograniczenia rozwiązania

Prezentowany układ posiada ograniczenie architektoniczne – realizuje wyłącznie funkcję sumy liczby dwubitowej z trójbitową. Nie dostarcza on informacji o relacji rzędu między liczbami, czyli nie wskazuje, która z liczb jest większa lub mniejsza. Dodatkowo, wraz ze wzrostem szerokości słowa danych struktura kaskadowa musiałaby zostać rozszerzona, co wymusiłoby zwiększenie liczby poziomów bramek i wydłużenie opóźnień propagacji przeniesienia między kolejnymi poziomami.

W praktyce ograniczenia te są naturalnym skutkiem przyjętego zakresu projektu, który obejmował sumę liczby dwubitowej z trójbitową z wynikiem 4-bitowym.

1.4 Możliwości rozwoju projektu

Projekt może zostać rozbudowany w następujących kierunkach:

- rozszerzenie funkcjonalności: dodanie bloków logicznych odpowiedzialnych za wykrywanie relacji większości i mniejszości,
- skalowalność: przekształcenie układu w sumator magistrali n-bitowej poprzez zastosowanie struktury kaskadowej lub z przyspieszonym przeniesieniem (carry look-ahead),
- implementacja w języku opisu sprzętu: przeniesienie projektu na poziom opisu w języku VHDL lub Verilog, co umożliwiłoby automatyczną syntezy w strukturach CPLD/FPGA.

Szczególnie interesującym kierunkiem rozwoju jest zastosowanie bramek NOR w strukturach programowalnych, gdzie możliwe jest wielokrotne użycie tych samych struktur bramkowych do realizacji różnych funkcji logicznych.

1.5 Zakres pracy

W pracy wykonano kompletną analizę projektu sumatora liczby 2-bitowej z 3-bitową na bramkach NOR. Praca obejmuje:

- wstęp teoretyczny,
- opis techniczny projektu wraz z tablicą prawdy,
- minimalizację funkcji logicznej z wykorzystaniem siatek Karnaugh’a,
- schematy logiczne, tabelaryczne i wykresowe,
- symulację i testowanie,
- podsumowanie i wnioski.

Projekt został przygotowany w formie gotowej do dalszych prac rozwojowych oraz do wykorzystania w strukturach cyfrowych.

2 Źródła

1. Sasiadek J., *Układy cyfrowe*, Wydawnictwa Naukowo-Techniczne, Warszawa 2018.
2. Łuba T., *Układy logiczne w zadaniach*, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa 2001.

3. Gilmore C., *Materiały dydaktyczne: Realizacja logicznych układów kombinacyjnych*, Instytut Fizyki Politechniki Łódzkiej.
4. Wilkinson B., *Układy cyfrowe*, Wydawnictwa Komunikacji i Łączności, Warszawa 2003.
5. Górecki P., *Układy cyfrowe. Pierwsze kroki*, Wydawnictwo BTC, Warszawa 2004.
6. Grobelna I., *Układy cyfrowe – laboratorium. Projektowanie układów kombinacyjnych*, Uniwersytet Zielonogórski.